ARM 處理器的 64位元革命,新款處理器 Cortex-A50 家族的特性解析

ADVERTISEMENT

Cortex-A57:32位元效能3倍強

Cortex-A57為下一代ARMv8 64位元處理器中的高效能代表,開發代號為Atlas,在ARM TechCon 2012中,表示效能為現今Superphone的整整3倍,而且還不是64位元打32位元的灌水數值,全都是在32位元模式下的執行結果。

有關於加密的執行效率方面,大會上也宣稱加密速度可比現有產品高達10倍以上的能力。在企業端支援方面,浮點數運算新增IEEE754-2008的處理能力,單晶片核心數至少可以衝到16核心以上。

記憶體44bit定址

雖說ARMv8可以支援到48bit的虛擬記憶體位址,但ARM沒有把全部的能力下放在Cortex-A57身上,僅支援44bit的虛擬記憶體位址,同時也支援44bit定址/16Tb容量的實體記憶體空間,目前預計支援LPDDR3以及DDR4這2種記憶體規格。

在L1快取的部分,指令與資料快取容量不對稱。L1指令快取內建48KB,L1資料快取則為32KB,皆有除錯功能;L2快取則不再區分為資料或指令,皆在同一區域內,同時L2快取容量是可以客制化的,可在512KB、1MB、2MB範圍中選擇,L2快取的延遲也較Cortex-A15短。

issue是什麼?

在指令解碼器解出指令後,會把解出來的指令先存放在1個叫做issue queue的佇列(緩衝)中,等到某個指令所需的資源準備好,或是等到後端執行部分空閒時,再把指令丟入後端執行單元。而1個指令正式進入執行管線,就叫做建立1個issue。

處理器連結匯流排更新

Cortex-A15多核架構中,各個核心的快取資料一致性,以及與其它周邊裝置的連結部分,採用CCI-400 Cache Coherent Interconnect相互連接起來,存取系統記憶體之前也需要經過它。

在Cortex-A50系列中,則是採取了更為先進的CCN-504 Cache Coherent Network(注意英文用字的不同),原先CCI-400最多支援四核,CCN-504在同一矽晶圓上最多支援十六核心。CCN-504還可內建L3快取,最高達16MB,讓存取系統記憶體的時間變少,效率更高。

執行效率快25%

以上零零總總的改進加起來,在同時脈下Cortex-A57的效能可比Cortex-A15快上25%(32bit模式下)。如果與Atom N570比較,在SPECINT2000中可達2倍以上的效能(根據ARM TechCon釋出的簡報內容)。

ARM 處理器的 64位元革命,新款處理器 Cortex-A50 家族的特性解析

▲這是Cortex-A15的功能方塊圖,Cortex-A57的詳細圖片尚未放出,預估應該是以Cortex-A15為藍圖,加上64位元的支援能力(點圖可看大圖)。

Cortex-A53:最嬌小64位元CPU

ARM宣稱,Cortex-A53是世界上具有64位元處理能力的CPU中,最為嬌小的一款。Cortex-A53能夠自行組合成多核處理器,或是和大哥Cortex-A57組合成稍後即將說明的big.LITTLE架構。

順序執行的Cortex-A53

x86處理器進入亂序(Out-of-order)執行已經多年,ARM的處理器一直到Cortex-A9才具備有亂序執行的功能。其原由為亂序執行需要處理器內,新增指令等待的佇列(當指令所需運算資料,或資源準備完成就可跳出佇列執行),執行完的結果也需要排列回原始指令進入的順序;雖說CPU的執行效率會提高,但也需付出功耗與晶片面積的代價。一直到半導體製程進步,足以消彌額外的功耗損失,Cortex-A9才出現這項功能(世界對於手持式裝置效能的渴望也是推手之一)。

Cortex-A53(開發代號Apollo)相較於大哥Cortex-A57的亂序執行架構,Cortex-A53保持著順序執行的作法,減少電晶體的數量就是減少額外的耗電量。ARM表示,在同樣的製程下(32nm),Cortex-A53能夠提供與Cortex-A9相同的效能,但多了64bit的支援能力,晶圓面積卻小了40%以上,若是未來使用20nm製程製造,將會是現今CPU的25%面積而已。特別的是在ARM TechCon的簡報上,並未詳細註明單一晶片可以裝入幾顆Cortex-A53核心,反而是以sea(海洋)來形容,似乎可以裝入數量龐大的核心群,對於低功耗伺服器或是基地台應用方面是個利多。

定址能力縮減

Cortex-A53的記憶體定址能力又比Cortex-A57弱了一些,只有40bit的定址能力,虛擬與實體皆是,實體記憶體最大支援128GB,但是64K記憶體分頁管理能力保留下來,沒有刪減。

而Cortex-A53的L1指令與資料快取也是分開的,但容量部分則是選配,從8~64KB任君選擇,因此有可能比Cortex-A57還要大。L2的指令和資料快取在同一區域,容量部分也是能夠客製化,從128KB~2MB之中做選擇。

ARM 處理器的 64位元革命,新款處理器 Cortex-A50 家族的特性解析

▲(點圖可看大圖)

(後面還有:了解big.LITTLE架構跟ARM 64位元之路唷!)

R.F.
作者

誤入叢林的小白兔,每天爬樓梯到七樓的白癡,幻想自己很瘦的豬,一放假就睡死的bed potato。

使用 Facebook 留言
發表回應
謹慎發言,尊重彼此。按此展開留言規則