記憶體10年技術演進史，系統顆粒DDR與顯示顆粒GDDR差在哪？

章節目錄

第一章：

第二章：

第三章：

第四章：

第五章：

第六章：

第七章：

DRAM結構性瓶頸

記憶體的基本架構說簡單也簡單，就是由電晶體管與電容組成。先前也提過現實中不可避免地造成漏電現象，若電荷過少會造成資料錯誤，像是把1判讀成0，而這周期性地充電就是DRAM的特點。也因為物理與技術的限制，充電需要時間速度不可能無限提升（頻障），導致DRAM時脈容易達到上限，即便是透過製程精進也難以改變。

早期FP（Fast Page）與EDO（Extended Data Out）受到製程限制，當時的時脈僅有25MHz、50MHz。到了SDRAM（Synchronous Dynamic Random Access Memory，同步動態隨機存取記憶體）時期，時脈一路從66MHz提升至133MHz。此時碰到了瓶頸，時脈無法有效地提升，SDR SDRAM之後的DDR（Double Data Rate Synchronous Dynamic Random Access Memory，簡稱DDR SDRAM或DDR）、DDR2、DDR3官方（JEDEC）核心時脈大多在100～200MHz之間，超頻版也多在250MHz徘徊，高時脈的不穩定性導致實用性不佳。但你要說，DDR時脈怎麼會只有100MHz？那DDR-400是什麼？這裡就要來說說核心時脈、I/O時脈與等效時脈的關係。

▲受到製程與技術限制，早期記憶體時脈不到100MHz。

▲電力方面即便是相同時脈的記憶體，DDR3-800仍略低於同時脈的DDR2-800，因前者電壓是1.5V，後者則是1.8V。

▲記憶體是由陣列組成，每bit單元是由電容與電晶體管組成。來源：

碰到瓶頸拿I/O當切入點

記憶體的核心時脈受到充電機制的影響，不能無限制地提升，這就是先前所說的電容充電頻率限制。既然核心時脈無法提升，那能不能透過某個機制轉換呢？於是透過改變I/O Buffer（輸入/輸出緩衝單元）的方法就誕生了，後來大家熟知的DDR、DDR2、DDR3以及顯示記憶體用的GDDR等產品都是應用該技術提升時脈。

其中DDR-400、DDR2-800、DDR3-1600等規格，指的並非核心時脈，剛剛說過因為充電機制限制，核心時脈其實只有133～200MHz不等。DDR時期的產品，不能只看核心時脈，記憶體共有3個影響時脈的關鍵，分別是核心時脈、I/O Buffer，以及最後的等效時脈（資料傳送頻率），三者互相影響才有所謂的DDR記憶體。

▲圖中可以看出，各代DDR顆粒核心時脈相同情況下，大多是透過I/O與預取技術增加傳輸效能。備註：核心頻率=核心時脈，時鐘頻率=I/O時脈，數據傳輸率=記憶體頻寬。來源：

▲核心時脈都在133～200MHz之間，各代DDR顆粒主要差異在於I/O時脈。

記憶體的預取原理

DDR最重要的革新，就是所謂Prefetch（預取）技術，DDR、DDR2、DDR3的分別採用2bit、4bit、8bit預取技術，藉此得以讓時脈翻倍。預取簡單來說，就是在I/O控制器發出請求之前，預先準備好2bit、4bit、8bit的資料。可將其視為並行（Parallel）轉換為串行（Serial），有點類似多通道或RAID技術。其轉換類似多條水管連接到某個裝置，若輸出的水管口徑相同，那麼水壓（速率）必定提升。了解完記憶體的運作與預取原理，了解各類型DRAM就有基本概念了，接下來我們來看看SDRAM各時期記憶體的特色與差異。

▲各代DDR主要差異在於預取的量，透過並行（Parallel）轉換為串行（Serial）的方式提升效能。