相關文章

新增 Bank Group 群組設計

DDR4 記憶體即將導入個人電腦平台,簡單看懂改朝換代的意義
▲ 舊世代記憶體規範架構示意圖。

DDR 記憶體核心架構中都具備預取(Prefetch)機制,當前主流 DDR3 模組為 8N 設計,DDR4 沿用了這設計,此外還新增納入 Bank Group 架構設計。預取意味在 1 個時脈週期內,得以傳輸多少資料量給予 I/O Buffer 單元,8N 即代表為 8bit。參考配圖來看預取架構,可以將之想像為記憶體模組內部運作,預取設計數量相似於多通道概念。

DDR4 如能提升至 64N 設計,和時下 64bit 處理器的暫存器(Register)對等匹配,1 個時脈週期就能傳送完 1 筆運算處理資料,那麼理論效率自然會更佳。不過這將導致線路布局複雜化,從而使得製造成本攀升,因此 JEDEC 維持了 8N 結構設計。

但是為了進一步提高效率(縮短存取延遲),DDR4 新增了 4 個 Bank Group 資料組設計,如下圖所示組成幾個小群組,具備獨立啟動操作讀、寫等動作特性。Bank Group 資料組可套用多工的觀念來想像,這代表 DDR4 在同一時脈工作周期內,至多可以處理 4 筆資料,效率自然是好過於 DDR3。

DDR4 記憶體即將導入個人電腦平台,簡單看懂改朝換代的意義
▲ DDR4 記憶體規範架構示意圖。

預取和記憶體核心時脈有連動關係式,簡單換算法是傳輸速率除以預取數量,可得到真實核心時脈。例如 DDR3-1600 是代表數據速率,基於 DDR3 採用 8N 預取架構,那麼 1600 / 8 即為 200MHz。壓低核心時脈為之重要,考量點不外乎是設計難度、生產良率、物理限制,乃至於總和的生產成本等考量。

因此在這 2 張示意圖中,可發現從 SDRAM 一路至 DDR4,記憶體陣列內的時脈標示,是落在 100~266MHz 之譜。其中 DDR2、DDR3 即便同為 100~266MHz,圖例顯示 I/O 傳輸速率卻是 DDR2-1066 與 DDR3-2133 之別,這正是基於預取架構的因素。

顆粒改採用 8CE 堆疊封裝

DDR4 記憶體即將導入個人電腦平台,簡單看懂改朝換代的意義
▲ DDR4 模組基本容量為 4GB,不久的未來要達到 16GB 相當輕而易舉。

由此可見,DDR4 的變革是利多於弊,而且除了帶來更高資料傳輸速率,其預設基本容量也有所提升。DDR3 記憶體顆粒,標準是採用 4 顆裸晶圓堆疊封裝,DDR4 將堆疊數量增加到 8 顆。意味在桌上型電腦常見雙面配置組合模式下,DDR4 模組須在電路板上塞入 2 倍數量顆粒,即可提供 2 倍於 DDR3 產品的容量,。

DDR3 模組基本容量為 1GB,目前大量量產的產品之中,單支常見最高容量為 8GB(雙面模組共配置 16 顆顆粒)。雖然亦有 16GB 產品推出,但模組廠商大多走變通模式,在電路板正反兩面塞入 32 顆顆粒來達成,這並非是常態。而 DDR4 基本容量是設定在 4GB,視晶圓廠顆粒產出狀態而言,未來想採購單支 16GB 模組並非難事,只要口袋小朋友足夠就可行。

以上簡而言之,DDR4 對使用者而言,初期確實是有投入成本比較高等問題。但是其優勢為資料傳輸速率更高、消耗功率更低,而且得以帶來更高容量單一模組,概觀而言是利多弊少。

延伸閱讀:

記憶體10年技術演進史,系統顆粒DDR與顯示顆粒GDDR差在哪?

DDR4 記憶體來襲,Intel Haswell 平台可能率先採用,那 DDR3 會漲嗎?

使用 Facebook 留言

bisheng
1人給推

3.  bisheng (發表於 2014年5月09日 15:45)
※ 引述《kutark》的留言:

是指第 1 張配圖嗎?

它舊世代產品看來是以符合 JEDEC 規範,
有大量生產的產品為代表,故 DDR3 代表為 DDR3-1600、而
DDR2 是 DDR-800。

在 JEDEC 規範中,DDR3 是有 800/1066/1600/1866/2133。
路人甲
4.  路人甲 (發表於 2014年5月10日 02:04)
有個問題 希望小編可以解惑

我看完這段 其中 DDR2、DDR3 即便同為 100~266MHz,圖例顯示 I/O 傳輸速率卻是 DDR2-1066 與 DDR3-2133 之別,這正是基於預取架構的因素。

按照我自已的理解

是因為一樣都是100~266MHZ

DDR2 是4N 所以乘上去變 400~1066(1064)

DDR3 則是8N 所以等於800~2133(2128)


然後我看
DDR4 記憶體規範架構示意圖 這張圖片



他是由兩組8N組成

既然這樣不就就等於16N

那為何帶入100~266MHZ

卻不等於1600~4256呢 (圖片是寫1333~3200)


還是我理解錯誤

DDR4 不是採用16N???
bisheng
5.  bisheng (發表於 2014年5月10日 12:20)
※ 引述《路人甲》的留言:

DDR4 還是 8N 架構,那張示意圖是加入了 2 個
Bank Group ( 規格書寫可為 2 或 4 個群組 ),
這並不會改變 DRAM Cell 到 IO Buffer 端的時
脈時脈組態。希望有回答到你的問題。
路人甲
6.  路人甲 (發表於 2014年5月10日 14:43)
※ 引述《bisheng》的留言:
> ※ 引述《路人甲》的留言:
>
> DDR4 還是 8N 架構,那張示意圖是加入了 2 個
> Bank Group ( 規格書寫可為 2 或 4 個群組 ),
> 這並不會改變 DRAM Cell 到 IO Buffer 端的時
> 脈時脈組態。希望有回答到你的問題。

都採用8N

那為何DDR3的800~2133
到DDR4卻變成1333~3200

因為Bank Group這東西 讓DDR4速率變比較快嗎??

沒有一個算式可以算出來嗎???
Wesley
7.  Wesley (發表於 2014年5月11日 09:13)
等到價格比DDR3便宜自然就會買帳了!

不然初期的兩倍價,一般人根本不會買

發表回應

謹慎發言,尊重彼此。按此展開留言規則