台積電、三星、英特爾都陷入「製程焦慮」,但晶片真的是越小越好嗎?

台積電、三星、英特爾都陷入「製程焦慮」,但晶片真的是越小越好嗎?

ADVERTISEMENT

知名晶片調查研究公司IC Insights曾做過一個有趣的估算,如果想追趕上全球最大的晶圓代工廠台積電,起碼需要五年時間外加1570億美金。這裡追趕的對象,指的就是台積電在晶片先進製程上的製造能力。

晶片先進製程的魔力不需贅述,在技​​術上它是手機、平板、電腦等消費電子產品賴以運轉的關鍵;在經濟價值上,掌握先進製程能力的台積電2020年創造了188億美金的淨利潤;在戰略重要性層面,晶片已關係到產業安全乃至地緣之間的經貿關係……

排名後面的想要追上台積電,台積電雖然已經領先,但也急著再突破,製程真的有這麼重要?

但有意思的是,事實上,並非所有晶片工廠都在拼命追求製程。

不算以自產為主的英特爾的話,全球前五的晶圓代工廠——台積電、三星、聯電、格羅方德、中芯國際中,其實只有三星、中芯在製程工藝上追趕,然而排名三四的聯電、格羅方德,不怎麼強調先進製程的研究。

聯電在2018年時已放棄對12nm製程的研發,當時還是全球第二大晶片代工廠的格羅方德也隨後宣布放棄7nm FinFET工藝的研發。如今,縱觀全球的晶圓代工廠(Foundry)和IDM模式(Integrated Device Manufacture),實際有能力生產7nm及更小晶片製程的只有台積電、三星以及稍晚一步的英特爾(7nm已taped-in)。

為何有些在追趕,有些則放棄對先進製程的研製呢?製程更小的晶片性能就一定更好嗎?這其中其實有不少門道。

晶片的先進製程,簡單來說就是把晶片從大做小,具體是指晶片晶體管柵極寬度的大小,數字越小對應晶體管密度越大, 晶片功耗越低,性能越高,但要實際做到這一點卻並不容易。從晶片的進化歷史來看,晶片的研發主要遵循著摩爾定律,即每18個月到兩年間,晶片的性能會翻一倍,使一塊晶片內裝上盡可能多的晶體管來提升晶片性能。

上個世紀80年代,晶片內晶體管的大小進入微米等級,再到2004年,晶片內的晶體管已微縮至奈米等級。此時,問題陸續出現了,奈米等級的晶體管的整合度和精細化程度非常高,要知道一個原子就有0.1nm,在人類物理認知極限上的工藝難度可想而知。

如今出現的最具代表的兩個問題是短通道效應和量子隧穿難題。短通道效應(short-channel effects)是指「當金屬氧化物半導體場效應管的導電溝道長度降低到十幾奈米、甚至幾奈米量級時,晶體管出現的一些效應」。這些效應主要包括「閾值電壓隨著溝道長度降低而降低、漏致勢壘降低(Drain-induced barrier lowering)、載流子表面散射、速度飽和(Saturation velocity)、離子化和熱電子效應」。

被這些複雜的技術術語弄暈了吧,其實簡單來說就是,因為晶體管是一個有三個端口的管子——電子從源端跑到漏端,藉此完成訊息的傳遞,而決定「跑」的節奏的是其中的一個「開關」,也就是柵端。它的開關由端口對應的電壓變化來決定。

而由於大部分時候電子的速度都是全速運轉,因此傳遞訊息需要的時間也就是晶片一定意義上的效率就由管道長短決定。但是,當管道變得很短後,由於尺寸變小,長溝道時本可以忽略的電場干擾就變多,導致柵端可能「關不嚴」,也就是所謂的短通道效應。

短通道效應對奈米級晶片造成的影響就是,因為管子管不住電,所以只要一通電,晶片內的晶體管就會不停漏電,導致晶片發熱和功耗嚴重,進而影響使用壽命。

直到1999年胡正明教授發明了鰭式場效應晶體管(Fin Field-Effect Transistor,簡稱FinFET)—— FinFET可以理解為加強柵對溝道的控制能力,進而減小短通道效應。由此才在一定程度上延緩了這個問題的辦法,如今台積電、三星能做到5nm/7nm都依賴此項技術。

胡正明教授

但是到了3nm階段,FinFET的三面柵的控製作用減弱,短通道效應再次凸顯。直到下一世代的晶體管結構即所謂Gate-All-Around環繞式柵極技術(簡稱為GAA結構)出現,問題才得以緩解。它可以簡單理解為溝道被柵極四面包裹,進而降低操作電壓、減少漏電,降低晶片運算功耗與操作溫度,進而繼續為摩爾定律續命。如今三星的3nm和台積電的2nm都已採用該技術進行研發。

三星技術路線圖

 

然而,當製程繼續往下走時,又一個難題出現在眼前——量子隧穿效應帶來的漏電流。該原理已涉及到量子力學相關理論,可以簡單理解為當材料逼近1nm的物理極限時,有一定的電子可以跨過勢壘,進而漏電。這個問題對於人類來說暫時是無解的,因為物理理論還沒有搞清楚這個現象。

可以說不管是FinFET結構還是GAA結構,都是人類透過工藝手段來逼近自己的理論極限,但實現這些結構對晶片產業來說是一件無比困難的事情,不僅技術難度陡然劇增,工藝成本也讓一般的晶片企業望洋興嘆。

據SEMI國際半導體產業協會的晶片主流設計成本模型圖,採用FinFET工藝的5nm晶片設計成本已是28nm工藝設計成本的近8倍,更複雜的GAA結構耗費的設計成本只會更多,這僅僅只是晶片設計、製造、封裝、測試中的設計環節,晶圓代工廠實際研發技術、建廠、買生產設備耗費的資金會更多,如今年三星在美國德克薩斯州計劃新建的5nm晶圓廠預計投資170億美金。

圖片來源:SEMI

 

對台積電和三星來說投資數百億美金來建造一座先進製程的晶圓廠是可以承受的,因為它們已有穩定的客戶訂單和巨大晶片銷量來分擔成本,但對於製程相對落後者來說,這是難以承受的。

從成本上它們技術不成熟,還需要花更多的時間、資金成本來突破新技術;晶片品質上來說,即便強如三星在生產採用5nm晶片的高通驍龍888時,也遭外界詬病功耗「翻車」、發熱嚴重等問題,後來者更難在開始階段就保證晶片的良品率和性能;從客戶上來說,採用價格更高的先進製程的客戶有限,近來手機、平板、PC等消費電子已增長趨緩,在存量市場下新入局者如非價格和性能上更優,沒有機會能爭奪過三星和台積電的客戶,況且這些老牌霸主先進製程的研發成本已被巨額銷量所稀釋,成本只會更低。

況且,現今全球的缺晶潮缺的更多是成熟製程的晶片。以汽車行業為例,目前緊缺的為MCU晶片(Microcontroller Unit,微控制器),汽車的ESP車身電子穩定係統和ECU電子控制單元等都需要用到這種晶片,它主要由8英寸晶圓生產,晶片的製程普遍在45-130nm之間。

28nm及以上的晶片工藝都可以叫做成熟製程,整個業界技術非常成熟了,廠家對晶片的成本控制也不會相差太多,三星、台積電在該領域對聯電、中芯國際來說沒有什麼絕對優勢。如今,成熟製程晶片極缺,只要有晶圓代工廠有產能就不愁銷售不出去,完全不會遇到先進製程中的種種問題,對格羅方德和聯電來說,現在投資先進製程可以說是吃力不討好的事情,兩家廠商最近紛紛擴產的也都是成熟製程晶圓廠。

在更廣闊的領域,如工業以及軍事領域,先進製程晶片反而沒有成熟製程晶片可靠。先進製程可以理解為同樣功耗、尺寸下可以獲得更好的性能,但在工業以及軍事領域,對晶片的功耗、發熱和占用面積上並沒有手機、平板那麼苛刻,它們更關注的是晶片在各類極端環境下的可靠性和耐久度。

如民用晶片、工業晶片和軍用晶片所要求的正常工作的溫度範圍就有很大不同。民用級要求0℃~70℃、工業級要求-40℃~85℃、軍用級要求-55℃~125℃,這僅僅是溫度這一項指標,工業、軍用級晶片還有抗干擾、抗衝擊乃至航空航太等級的抗輻射等等要求,這些反而是更精密、更細小的先進製程晶片所難以達到的。

先進製程雖好,但實現難度既艱難適用範圍也有其局限性。雖然今天晶片已經成了老百姓都在關心的話題,而且人們天天討論的往往都是誰達到了幾奈米,誰停留在幾奈米,但對於一個複雜而龐大的晶片產業來說,製程並不是衡量晶片價值的唯一標準。

 

使用 Facebook 留言

發表回應

謹慎發言,尊重彼此。按此展開留言規則