ADVERTISEMENT
根據台積電董事長劉德音和首席科學家黃漢森博士（H.-S. Philip Wong）的說法，3D 晶片組將成為打造全球首款 1 兆電晶體 GPU 的關鍵技術。
半導體產業一直希望能將更多電晶體塞進處理器中，但正如劉德音和黃漢森在 IEEE Spectrum 的報告中指出的，人工智慧加劇了這種需求。現有的企業和新創公司正盡可能搶購 GPU 以用於運行 AI 工作負載，因此高性能密度晶片自然供不應求。
劉德音和黃漢森認為，如今的 1000 億電晶體 GPU 已經不夠用了，單顆 GPU 需要擁有 1 兆電晶體。他們認為這種兆級電晶體晶片最早可以在 2034 年問世，也就是十年後。
雖然採用新節點提高電晶體密度將是達到1兆電晶體的一個重要部分，但這本身還不夠。相反，劉德音和黃漢森，3D晶片組（將多個晶片彼此並排和堆疊在一起的尖端技術）才是實現 1 兆電晶體的關鍵。。
文章指出：「電晶體數量持續增加的趨勢需要採用 2.5D 或 3D 整合技術互連多顆晶片來執行運算。我們正在將許多晶片整合到一個緊密整合、大規模互連的系統中。」
對於需要晶片組和3D晶片堆疊來創造世界上第一個1兆電晶體GPU的論點相當簡單。單個晶片的最大尺寸取決於用於製造工藝節點的覆蓋極限，而今天最大的覆蓋極限在大約800平方毫米左右。生產這樣的處理器不僅成本昂貴，而且即使是最大尺寸，也無法在短時間內達到1兆晶體管。
晶片組不僅可以突破覆蓋極限（許多尖端處理器已經實現了這一點），而且這種方法還可以降低製造成本，特別是如果個別晶片組體積較小的話。
根據劉德音和黃漢森的說法，將晶片垂直堆疊（3D 堆疊）是另一個必要的組件。基板上只有有限的空間，當水平空間用盡時，向上堆疊就成為唯一的選擇。他們對於3D 堆疊的討論主要集中在高頻寬記憶體 (HBM) 晶片，這是最新資料中心 GPU 的首選記憶體。
然而，3D 堆疊不僅僅是為了增加記憶體密度。例如，AMD的3D V-Cache技術可以將64MB的L3緩存放置在其基於晶片組的CPU上，這適用於Ryzen和Epyc系列。同樣，如果需要，公司也可以將一個處理晶片堆疊在另一個處理晶片之上，雖然這在功率和熱量方面可能會出現問題。
在十年內實現單顆 GPU 擁有 1 兆電晶體並非遙不可及。根據台積電繪製的電晶體數量增長歷史趨勢圖，大約每八到十年，電晶體數量就會增加十倍。2008 年的極限是 10 億，2016 年突破了 100 億電晶體的障礙。然後，隨著NVIDIA推出 Blackwell GPU，幾天前又突破了 1000 億電晶體的障礙。
順便一提，如果你對NVIDIA的數據中心產品有所了解，你可能會對台積電所說的 1000 億電晶體限制感到困惑，因為NVIDIA的 Grace-Hopper GH200 據說擁有超過 2000 億電晶體。台積電似乎沒有將NVIDIA的 CPU-GPU 組合設備算入在內，這可能是因為它們不在同一個封裝上。
儘管台積電預計到 2034 年實現 1 兆電晶體，但英特爾首席執行長派屈克·格爾辛格（Pat Gelsinger）則表示他可以在 2030 年做到，也就是六年後。和台積電一樣，格爾辛格也認為 3D 堆疊是關鍵，但他顯然認為英特爾可以做得比台積電更好更快。英特爾CEO還討論了電晶體級的創新，像是Ribbon FET和背側供電技術，而這些劉德音和黃漢森則沒有談到。。
不管首顆擁有1兆等級電晶體的 GPU (或 CPU) 是在 2030 年還是 2034 年問世，很明顯多晶片設計加上3D堆疊將是未來的發展方向。最新製程節點在晶體密度提升方面不像以往那麼有效，以至於 3D 堆疊技術似乎僅僅是在抵消這種下滑，而不是加快創新步伐。
資料來源：
請注意！留言要自負法律責任，相關案例層出不窮，請慎重發文！