AMD Zen5、Zen6 架構細節曝光：原生 32 核心，直奔 2nm 製程

AMD 將在明年推出 Zen5 架構的 Ryzen 8000 系列、EPYC 9005/8005 系列，更下一代的Zen6 架構也已經嶄露頭角，據說可以支援到史無前例的 16 通道記憶體。現在，MLID 曝光了一份 AMD 架構路線圖，列出了 Zen5、Zen6 的不少細節。

AMD Zen 架構家族採取了波動式升級策略，一代大改、一代小改交替進行，比如 Zen5 就會是一次大改，Zen6 則是一次小改。

Zen5 架構代號 Nirvana(涅槃)，預計會將 IPC 提升大約 10-15％，對比 Zen3 19％、Zen4 14％似乎不是很突出，但一則這是早期預估目標，不排除未來進一步提升，二則也要考慮頻率同步提升所帶來的性能增益。

另一點就是首次大範圍應用「大小核」混合架構，搭配 Zen5c，但應該主要面向移動端。

製程方面，CCD 升級為 3nm，IOD 升級為 4nm。

尤為值得注意的是，Zen5 將會首次支援原生 16 核心的 CCD，相比這幾代的 8 核心翻了一番，使得桌面主流 32 核心成為可能。

其他方面，一級資料快取容量從 32KB 增至 48KB，同時 8 路關聯升級為 12 路，不過一級指令快取仍是 32KB，二級快取仍是每核心 1MB。

分支預測繼續提升性能和精度，資料預取繼續改進，ISA 指令與安全繼續增強，吞吐能力也進一步擴大，包括 8 寬度的分派與重新命名、6 個 ALU 算術邏輯單元、4 個載入與 2 個儲存。

Zen6 架構代號 Morpheus (希臘神話夢神摩耳甫斯)，製造工藝將會進一步升級到 CCD 2nm、IOD 3nm，而且 CCD 再次升級為原生 32 核心！

IPC 性能預計再提升 10％，同時加入面向人工智慧、機器學習的 FP16 指令，以及新的記憶體增強。

此外，Zen6 據說還會有新的封裝技術，可能會將 CCD 堆疊在 IOD 之上，可以達到縮小晶片面積、提升內部通訊效率，但就沒法直接堆成 64 核心了。

Zen6 有很大機率會繼續沿用 AM5 封裝介面，畢竟 AMD 承諾過要支援到 2026 年。