台積電導入 AI 晶片設計：效率比工程師快 500 倍，目標能效提升 10 倍

AI 席捲各行各業已經不是玩笑話，現在不只軟體工程師擔心被 AI 取代，連晶片設計工程師也未必能倖免。台積電近期就在矽谷的一場會議上公開表示，已經導入 AI 技術來協助設計晶片，效率遠超過人工，並且鎖定一個雄心勃勃的目標：讓 AI 晶片能效提升 10 倍。

眾所周知，AI 晶片對效能的需求不斷飆升，也帶動功耗持續上升。新一代 GPU 功耗突破 1,000 瓦早就不算新聞，輝達旗艦 AI 伺服器在滿載運算時甚至能吃掉高達 1,200 瓦的電力，相當於 1,000 個美國家庭同時用電的規模。這樣的能耗顯然難以長期支撐，因此提升效能同時壓低功耗，成為業界必須解決的核心問題。

在矽谷舉行的一場會議上，為輝達代工晶片的台積電展示一系列方法，旨在將 AI 運算晶片的能源效率提高約 10 倍。

台積電提出的解法，是透過 新一代晶片設計與封裝。簡單來說，就是將多個小晶片（chiplet）以先進封裝方式整合成一個運算套件，讓效能與能效同時躍升。為了推進這個目標，台積電也和兩大 EDA 軟體巨頭 Cadence 與 Synopsys 攜手，導入 AI 驅動的晶片設計流程。

台積電 3DIC 方法論事業副總監 Jim Chang 分享數據時指出，傳統工程師需要兩天才能完成的設計流程，AI 僅需 五分鐘 就能搞定，等於快了近 500 倍。他強調，這能讓台積電的設計能力發揮到極致。事實上，不只台積電，Google 等科技公司早就投入使用 AI 輔助晶片設計，並證明能帶來巨大效益。

外界普遍預期，隨著 AI 設計工具逐漸成熟，未來幾年將成為晶片公司必備的流程。雖然部分設計工程師難免會受到影響，但從另一個角度來看，AI 更像是強大的助力，就像軟體工程師現在透過 AI 助手加速程式設計一樣，晶片設計師未來也能靠 AI 工具事半功倍。