超越台積電 2 奈米極限！ASML 揭密 High NA EUV 量產進度：產能飆升、5 代 DRAM 都能用

在半導體先進製程加速邁向埃米（Angstrom）世代的關鍵時刻，半導體微影設備龍頭艾司摩爾（ASML）釋出次世代高數值孔徑極紫外光（High NA EUV）微影系統的重大商業進展。

於 SEMICON Taiwan 2026 國際半導體展 IC 論壇上，ASML High NA EUV 產品管理資深副總裁 Greet Storms 正式宣布，旗下 High NA EUV 設備已累計完成超過 135 萬片晶圓的曝光作業，目前已有分屬 4 家先驅客戶的 10 台系統正式投入產線運轉，另有 3 台微影機處於出貨與現場安裝階段，象徵高階晶片製造技術已跨越研發驗證期，全面進入大規模商業量產準備階段。

機隊可用率直指 93% 門檻：首代量產機型 EXE:5200B 產能上看每小時 180 片晶圓

隨著台積電（TSMC）、英特爾（Intel）與三星電子（Samsung Electronics）等晶圓代工與整合元件製造（IDM）龍頭積極部署先進製程節點，High NA EUV 設備的產能吞吐量（Throughput）與穩定性成為業界最關注的營運指標。ASML 旗下首款量產型機台 TWINSCAN EXE:5200B 目前已達成每小時可處理 135 片晶圓（wph, wafers per hour）的量產規格基準，未來透過系統軟硬體持續優化，預計將進一步推升至每小時 180 片以上的水準。這項產能突破大幅緩解了業界過去對於次世代曝光機產能瓶頸與每片晶圓加工成本高昂的疑慮。

除了產能顯著提升，量產機隊的妥善率與運作穩定度亦繳出亮眼成績單。Greet Storms 指出，目前全球 High NA EUV 設備機隊的平均可用率（Availability）已穩健達到 84%，預計在今年底前將攀升至 90%，並持續向成熟量產標準的 93% 目標挺進。高可用率意味著晶圓廠能夠大幅縮短非預期停機時間與維護週期，為埃米級邏輯晶片以及下一代高頻寬記憶體（HBM）的商業化落地奠定高良率的量產基礎。

貫穿 5 個世代 2D DRAM 技術藍圖：大幅精簡金屬互連層光罩數與製程成本

在成像解析度與微縮極限方面，High NA EUV 透過將數值孔徑自 0.33 提升至 0.55，實現了單次曝光（Single Exposure）即可刻劃出小於 8 奈米臨界尺寸（CD）的超細微線路能力。ASML 在論壇中特別強調，High NA EUV 強大的成像能力足以滿足未來最多 5 個世代的 2D DRAM 動態隨機存取記憶體製程節點演進需求，使記憶體大廠在邁向 3D DRAM 的過渡階段中，得以持續沿用既有 2D 微縮架構並維持高密度存儲容量的成長曲線。

更為關鍵的是，High NA EUV 技術的導入將顯著簡化先進邏輯製程中複雜的互連層（Interconnect Layers）堆疊架構。傳統 0.33 NA EUV 在埃米節點往往需要仰賴昂貴且良率風險極高的多重曝光（Multi-Patterning）技術，而 High NA EUV 能夠以更少的曝光次數直接定義極致緊密的導線圖案，有效減少晶片金屬層（Metal Layers）的總層數。這不僅大幅降低了光罩總量與材料成本，更從根本上縮短了晶圓加工週期，為 AI 算力晶片與高階行動處理器提供更具成本效益的製造路徑。