台積電「CoPoS」封裝技術聚焦 AI 與高效能運算設計，預計2028年底量產

台積電預計將於 2026 年，在旗下子公司采鈺設立首條 CoPoS 封裝技術實驗線，並已選定嘉義科學園區 AP 七基地作為未來量產工廠的落腳處，目標是在 2028 年底至 2029 年間進入大規模量產階段。

CoPoS 是台積電最新提出的先進封裝概念，名稱取自「Chip on Panel on Substrate」，最大的特色在於「化圓為方」，也就是不再使用傳統圓形晶圓作為基礎，而是將晶片直接排列在大型方形面板基板上進行封裝。這種設計可視為 CoWoS-L／CoWoS-R 技術的矩形延伸版本。

採用面板級基板後，單位面積能容納更多晶片，相對提升封裝產能與降低成本，並具備更高的彈性，可因應多種晶片尺寸與設計需求，對 AI、5G、高效能運算（HPC）等應用尤具吸引力。

目前 CoWoS-R 製程版本主要供應博通（Broadcom）使用，而 CoWoS-L 版本則針對 NVIDIA 與 AMD 等 AI 與 GPU 大廠提供解決方案。未來 CoPoS 的演進預期將進一步拉高台積電在高階封裝市場的技術門檻與市佔率。

此次選擇由采鈺負責 CoPoS 技術的實驗線建置，也是台積電延續其面板級封裝（PLP）策略的重要一步。業界指出，采鈺與其關係企業精材長期耕耘光學材料與製程技術，具備搭配 CoPoS 所需的專業基礎與量產潛力。

隨著晶片異質整合與封裝光學（CPO）、矽光子（SiPh）等趨勢逐步成形，台積電此舉也被視為預先卡位未來晶片封裝與光電整合的技術交叉點。

CoPoS 將成為台積電先進封裝的下一波成長動能，而嘉義 AP 七廠的布局也將為台灣南部半導體供應鏈再添一塊關鍵拼圖。