面對三星和英特爾的強力追趕，台積電的龍頭地位正受到空前挑戰。英特爾更是喊出了「重新奪回世界晶片製造桂冠」的口號。究竟是會被超越，還是將繼續穩坐寶座？近日，台積電在北美技術論壇發佈了一系列新型晶片技術，又一次遙遙領先。新型技術的發佈，是台積電對三星和英特爾挑戰的有力回應。會後，許多分析師認為，英特爾重新奪回晶片製造桂冠的說法過於樂觀。
推出3D光學引擎，佈局下一代通訊技術
台積電準備用造晶片的方式造光模組，省功耗、省空間。
當前通訊網路採用的光模組技術，主要是把各個元件組裝在一起。這種內建方式隨著傳輸速率的提升，會產生高功耗的問題。
為瞭解決這一問題，台積電推出了一種新的光模組產品。簡單來講，就是把製作晶片的那套技術，用在了光模組的製作上。這種方法，使得光模組體積大幅減小，材料成本、晶片成本、封裝成本也進一步得到最佳化。
這是一種新型光模組技術，也是業內公認的下一代通訊技術。
然而，台積電並不是矽光領域的唯一佈局者，Global Foundries、IMEC、PowerJazz 等廠商也早早做了佈局。
由於矽光晶片不是先進製程，通常在 45nm~130nm 之間，國內矽光設計公司基本都是找 Global Foundries，IMEC，PowerJazz 這些廠商做代工。
與同行相比，台積電進入矽光市場的時間相對較晚，但仍然領先於英特爾和三星。此外，這次大會上，台積電披露了雄心勃勃的光引擎戰略，一年一迭代：25 年推出 1.6T 可插拔光學引擎，26 年推出 6.4T 光引擎。
考慮到台積電在晶片製造領域的絕對地位，以及公司制定的雄心勃勃的產品戰略，未來在矽光市場，台積電會是一股不可忽視的力量，也許會搶佔本身就在這一領域發展的公司的市佔率。
背面供電，助力高性能晶片需求
用全新供電方式，提升晶片的空間利用率。
關於晶片的供電方式，目前市場的主流做法是把電源部署在晶片的正面，這會導致電源擠佔晶片空間。
台積電此次推出的背面供電技術，解決了這一問題。
除了台積電，IMEC 和英特爾也積極研發背面供電技術。三者相比，IMEC 的技術成本最低，但性能遜於台積電；台積電的技術成本最高，但性能最好。總的來看，台積電在背面供電技術上更勝一籌。
總體而言，台積電的新型背底供電解決方案是一項創新技術，可以提高晶片的性能、功耗效率和面積利用率。有望在未來的移動裝置和資料中心晶片中得到廣泛應用。
3D封裝之外，一種新的選擇——「晶圓級系統」
通過在晶圓上互連晶片，讓不受空間限制的資料中心，獲得更快的互連速度。
隨著晶片上電晶體的增多，市場對晶片內建度的要求也越來越高。特別是手機/電腦等終端，晶片無法做的很大，必須小巧，因此主要採用 3D 封裝來內建晶片（垂直堆疊晶片）。
但面對資料中心這樣，對晶片面積要求不是很高的場景。台積電推出了一種新的晶片內建方案 —— 「晶圓級系統」。
該技術將多個晶片直接在晶圓上互連，更多的是在橫向去擴展晶片系統（見下圖），預計未來封裝後尺寸將達到 12x12cm。
台積電使用該技術已經陸續推出了不少產品。例如，NVIDIA 今年推出的 B100 GPU，由兩個 Blackwell 小晶片組成一個 B100 晶片；Cerebras 的 「大晶片」，同一片晶圓上連接了 90 萬個核心。
在晶圓級互連上，台積電也遠遠領先於英特爾和三星這兩大對手。
總的來看，台積電的龍頭地位雖然受到挑戰，但仍然是晶圓領域的霸主。而英特爾誇下的海口，還沒那麼容易實現。
稿源：硬AI
- 延伸閱讀：台積電發表A16新型晶片製造技術，不用High-NA EUV曝光機也能超越Intel 14A
- 延伸閱讀：台積電2nm量產時間延後，傳將等到2026年底iPhone 19才用到
- 延伸閱讀：台積電預測2030年實現1兆電晶體的GPU， 多晶片設計和3D堆疊將是關鍵技術
請注意！留言要自負法律責任，相關案例層出不窮，請慎重發文！