三星電子 1c nm DRAM 記憶體良率達 60%！突破量產損益平衡點，HBM4 獲利可期

三星這下總算扳回一城了。根據韓媒 IT Chosun 報導，三星電子第六代 10 奈米級 DRAM（即 1c nm）的良率目前已提升至約 60%，成功跨越了量產的損益平衡點（Break-even point）。這項進展對於三星來說至關重要，因為這直接關係到下一代高頻寬記憶體 HBM4 的獲利能力與競爭力。

這項里程碑之所以受到業界高度關注，是因為三星電子的 HBM4 記憶體正是以 1c nm DRAM 作為核心晶片（Core Die）。隨著 DRAM 晶粒良率的提升，意味著三星在生產 HBM4 時能獲得更高的利潤，這對近期在 HBM 市場苦苦追趕的三星來說，無疑是一劑強心針。

報導指出，三星電子在 1c DRAM 的生產策略上出現了顯著轉向。過去一段時間，三星為了追求穩健，採取「優先考量良率、謹慎推動量產」的策略，但現在已轉回三星最擅長的傳統模式：快速進入量產，以更積極的節奏回應市場動態。業界分析，這樣的「速度優先」策略，將有助於三星從 NVIDIA 等大客戶手中爭取到更多訂單。

事實上，三星為了挽回在 1a nm 和 1b nm 世代相對落後的局面，對 1c DRAM 進行了重新設計。雖然這導致開發進度一度稍微落後於競爭對手 SK 海力士和美光，但目前 60% 的良率顯示重新設計後的製程已趨於穩定。

根據市調機構 TrendForce（集邦科技）先前的分析，由於技術規格要求提升，加上現有 HBM3E 平台需求強勁，HBM4 的量產時程最快會落在 2026 年第一季末。這代表三星、SK 海力士和美光三巨頭目前仍有緩衝時間，可以持續精進良率，而三星率先達成 60% 良率目標，無疑為 2026 年的 HBM4 大戰搶佔了有利位置。

• 延伸閱讀：AMD Helios平台實力揭秘：從2nm製程到HBM4，如何實現「AI Everywhere」願景？
• 延伸閱讀：HBM4E 將迎來客製化時代，台積電祭出 N3P 製程打造最強基礎裸晶
• 延伸閱讀：HBM戰火再起！三星HBM4送樣，挑戰美光頻寬極限