CoWoS準備退位？台積電最新CoPoS封裝黑科技，用玻璃基板搞定AI晶片過熱變形難題

隨著全球人工智慧與高效能運算需求呈現爆發性成長，晶片尺寸與算力的極限正不斷被改寫。在這個過程中，封裝技術的瓶頸成了產業必須跨越的高牆。

台積電（TSMC）現有的 CoWoS 工藝雖然強大，但面對未來超大型 AI GPU 的發展，採用矽中介層與有機載板的方案已經開始顯露疲態。成本高昂、熱膨脹變形以及散熱與訊號傳輸的物理極限，正迫使半導體巨頭尋找新的出路。

而這個答案，就是「玻璃基板」。

為了解決這些難題，台積電正全力研發全新的面板級封裝技術 CoPoS（Chip-on-Panel-on-Substrate），並計畫以此逐步取代現有的 CoWoS 方案。玻璃核心基板的引入，不僅是材料上的突破，更是台積電確保其在先進封裝賽道領先地位的戰略關鍵。

突破物理極限：為何非「玻璃」不可？

要理解 CoPoS 的革命性，首先要看懂它解決了什麼痛點。

傳統的 CoWoS 採用圓形矽晶圓作為基材，不僅單片晶圓面積有限，矽中介層的高昂成本也難以支撐未來超越光罩尺寸的超大晶片。更致命的是「翹曲（Warpage）」問題。矽中介層與下方有機載板在熱膨脹係數上的差異，使得大面積封裝在受熱時極易變形，嚴重影響量產良率。

而玻璃基板的出現，完美補足了這些缺陷。

玻璃不僅具備更好的平整度與熱穩定性，還有著極低的介電損耗。根據台積電與業界的實測數據，採用玻璃基板後，封裝表面的共面性（平整度）可改善 16%，熱膨脹係數降低 19%。在供電與訊號傳輸上，電阻與電感更是分別減少了 27% 與 42%，這對於動輒 700W 以上高功率的 AI 晶片來說，無疑是巨大的福音。

產能革命：從圓形晶圓走向方形面板

CoPoS 的另一大顛覆，在於「製程面板化」。

透過將傳統的圓形基材改為方形或矩形的大尺寸面板，單塊基材能夠容納更多的晶片與記憶體模組。標準 CoWoS 的晶圓尺寸大約為 300 毫米，而 CoPoS 預計將推出最大 750×620 毫米的超大面板（同時包含 310×310 毫米、515×510 毫米等規格）。

這種改變帶來的效益是驚人的。以往 12 吋圓形晶圓的材料利用率不到 70%，而方形面板則能一舉將材料利用率提升至 90% 以上。這意味著單位面積的生產成本將大幅降低 20% 到 30%。

攜手群創與 Ibiden，台積電的量產藍圖

為加速 CoPoS 技術落地，台積電已經展開了生態系的全面佈局。

目前，台積電已攜手日本載板大廠揖斐電（Ibiden）與台灣面板廠群創光電，聯合研發三層結構設計的玻璃核心基板。台積電不僅建成了首條 CoPoS 試驗產線，更訂下了明確的量產時間表：

2027 年：開啟 CoPoS 面板試生產。
2028 年：實現規模化量產，預計屆時將能解決超大尺寸 AI 晶片帶來的基材幾何損耗與成本暴漲難題。
2030 年後：完成整合玻璃核心基板的完整 CoPoS 工藝量產。而台積電位於美國的亞利桑那工廠，預計將在 2029 至 2030 年間承擔龐大的 CoPoS 生產任務。