英特爾公布 XBM 新型記憶體專利！3D 堆疊目標直指 HBM4，成本更低更具擴展性

為了打破 AI 加速器在記憶體頻寬與成本上面臨的雙重瓶頸，晶片巨頭英特爾（Intel）近日正式公布了一項名為「XBM（Cross-Batch Memory，跨批次記憶體）」的新型儲存專利技術。該技術採用先進的後端電晶體（BEOL）設計，被業界普遍視為對抗未來 HBM4 高頻寬記憶體的超低成本替代方案，目標於 2030 年前後實現商業化落地。

HBM 產能受限，LPDDR 頻寬不足催生新型 HBC 架構

在生成式 AI 與超大規模資料中心叢集中，高頻寬記憶體（HBM）一直是 NVIDIA GPU 與各類 AI 運算晶片的標準配置。然而，HBM 因採用極其複雜的矽穿孔（TSV）與 3D 堆疊工藝，長期面臨產能短缺、發熱嚴重以及採購成本居高不下的缺陷。這促使高通與英特爾等廠商開始探索替代路徑。

高通此前曾提出 HBC（High-Bandwidth Co-packaged）架構，嘗試透過 2D 有機基板將 LPDDR 記憶體顆粒進行 3D 堆疊並與 SoC 相連，以此在成本與頻寬間取得平衡。英特爾在今年初也宣布與台灣力積電（PSMC）及軟銀旗下的技術公司合作開發名為 ZAM（Z-Angle Memory）的儲存技術。而本次曝光的 XBM 專利，則是英特爾在高性能 AI 記憶體領域祭出的又一張關鍵王牌。

根據英特爾 XBM 專利說明書的技術拆解，這款新型記憶體在底層半導體結構上進行了顛覆性設計。XBM 模組包含了一個封裝基板、一個基礎控制晶片，以及垂直堆疊的多個儲存晶片。

最關鍵的創新在於，每個儲存晶片雖然依舊採用傳統的 1T1C（一個電晶體和一個電容）DRAM 結構，但英特爾工程師將控制電荷的電晶體完全移至了晶片的「後端金屬互連層（BEOL，Back-End-Of-Line）」，而不是傳統 DRAM 所採用的前端主體（FEOL）佈局。這種空間結構的翻轉，能大幅釋放儲存單元的水平面積，將矽通孔（TSV）的鑽孔密度提升數倍，進而在與 HBM 相同的晶片位寬下，實現數倍於傳統 DRAM 的超高頻寬輸出，同時顯著降低生產製造難度。

支援 UCIe 32 GT/s 高速互連，多種封裝選擇兼具低成本優勢

在系統互連方面，XBM 記憶體將通過速率高達 32 GT/s 的 UCIe（Universal Chiplet Interconnect Express）開源小晶片高速介面與主運算 SoC 進行直連。相較於 HBM4 昂貴的封裝要求，XBM 能顯著降低中介層的組裝成本。

英特爾規劃的單顆 XBM 晶片容量介於 0.5GB 至 5GB 之間，外形封裝尺寸則完美相容未來的 HBM4 標準。此外，XBM 還具備極高的封裝適配彈性，支援包括 MoP（Memory on Package，封裝內記憶體）等多種小體積集成方案，意味著未來不僅能應用於資料中心 AI 伺服器，甚至能在小型輕薄筆記型電腦、AI 行動裝置等更小形態的硬體中提供高頻寬、大容量的儲存支持。業界推測這項技術將在 2030 年前後正式步入商業化，成為英特爾對抗三星與海力士 HBM 壟斷的致命武器。