產能赤字壓力大！台積電 CoWoS 交期拉長至一年半，科技巨頭紛紛轉向多元供應鏈

半導體供應鏈最新消息傳出，晶圓代工龍頭台積電（TSMC）正評估於 2028 年前將核心 CoWoS（Chip-on-Wafer-on-Substrate）產能再度提升一倍以上；然而，在輝達（NVIDIA）等一線巨頭提前包下過半機位、交期拉長至一年半以上的極限壓力下，一場由產能赤字引爆的訂單外溢潮，正悄悄重塑全球半導體封測的競爭版圖。

排程塞到 2027 年：輝達包下六成機位

在大型語言模型與生成式 AI 的算力軍備競賽中，無論是旗艦 GPU 還是客製化 ASIC 晶片，都必須依賴先進封裝技術將邏輯運算核心與高頻寬記憶體（HBM）緊密整合，才能突破資料傳輸的「記憶體之牆」。

台積電憑藉技術成熟且良率卓越的 CoWoS 體系，長期穩坐輝達、超微半導體（AMD）與博通（Broadcom）等科技巨擘的唯一首選。然而，即便台積電過去兩年已展現驚人的產能倍增速度，市場對算力的渴求卻像無底洞般持續膨脹。

業界最新估算顯示，光是輝達一家就盤據了台積電 CoWoS 約六成的產能配額，前三大客戶合計更瓜分超過 85% 的機位；這導致產線的交期（Lead Time）被硬生生拉長至 52 到 78 週以上，就連 2026 至 2027 年的排程也幾乎宣告售罄。

為了緩解這場結構性產能荒，台積電持續調度龐大資本支出，在台灣本土既有廠區及新世代先進封裝基地全面添購機台，力拚 2028 年前實現產能再翻倍。但對急於搶奪市場先機的晶片客戶而言，動輒一年半的等待期，無疑是隨時可能被對手超車的致命代價。

AMD 尋求備援，英特爾 EMIB 與封測台廠成最大贏家

「拿不到產能就等於沒辦法出貨」，在瞬息萬變的 AI 戰場上，極度擁擠的排隊窗口直接引爆了半導體業罕見的「訂單外溢效應」。包括 AMD 在內的多家晶片大廠，為了避免高階 AI 產品因封裝瓶頸延誤上市時程，不得不打破過去完全仰賴單一來源的慣例，啟動產能多元化策略，將部分訂單與次世代封裝需求轉向替代供應鏈。

這股外溢潮的第一位受惠者，正是極力重振晶圓代工與封裝業務的英特爾（Intel）。英特爾近年在美國官方政策與資金加持下積極擴張封裝產線，其自主開發的 EMIB（嵌入式多晶片互連橋接）及次世代 EMIB-T 技術，順勢成為非台積電陣營最具可行性的備案，加速向全球第二大先進封裝代工廠邁進。

與此同時，台灣在地的專業封測代工（OSAT）聚落也成為這波外溢紅利的直接接收者。日月光投控（ASE）、矽品（SPIL）、力成（Powertech）以及京元電子（KYEC）等封測大廠，憑藉靈活的交期彈性與逐步成熟的 2.5D 先進封裝和測試工藝，接連迎來國內外晶片客戶的追加訂單，產能利用率與獲利展望雙雙迎來爆發期。

先進封裝成新護城河

看似訂單外溢造成客戶分流，但從商業競爭角度來看，這反倒是台積電優化獲利體質的絕佳契機。

在整體先進封裝產能極度稀缺的現狀下，台積電正好能將有限的 CoWoS 與未來 SoIC（系統整合晶片）資源，優先聚焦在利潤最高、採用最先進奈米製程的核心大客戶上。這不僅鞏固了與輝達等領先者的深度綁定，更能以晶圓代工結合先進封裝的完整「一條龍」方案，最大化單顆晶片所創造的毛利收益，同時避免將昂貴的設備資源浪費在毛利較薄的中階產品上。

台積電計劃在 2028 年將 CoWoS 產能再度翻倍，清楚宣告了 AI 基礎建設並非曇花一現，而是一場比拼資本與技術耐久度的長途馬拉松。當摩爾定律放緩，晶片競爭的決勝點已從單純的前端微縮，全面轉向包含 2.5D/3D 封裝在內的「系統級整合」，誰能掌握穩定且高良率的封裝版圖，誰才能在未來的算力世界中掌握真正的定價話語權。