挑戰台積電 CoWoS 壟斷！英特爾 EMIB-T 封裝技術鎖定 2027 量產，傳成本砍半吸引博通、Meta 轉單

長期以來，台積電（TSMC）憑藉 CoWoS（Chip-on-Wafer-on-Substrate）先進封裝技術幾乎壟斷頂級 AI 晶片市場，但昂貴的矽中介層成本與產能吃緊問題，也讓各大 IC 設計廠持續尋求替代方案。

近期半導體業界傳出重磅消息，英特爾（Intel）正全力推動其先進封裝技術路線，旗下整合矽通孔的最新變體 EMIB-T 預計將於2027年實現大規模量產，其整體封裝成本據評估較台積電 CoWoS 方案大幅降低高達五成。這項顯著的價格與效能優勢，正吸引包括博通（Broadcom）與 Meta 在內的多家客製化晶片設計大廠積極評估轉單。

EMIB-T兼具高頻寬與大功率輸出

英特爾在先進封裝領域的布局已有多年累積，其核心技術嵌入式多晶片互連橋接（EMIB）正展現出強大的市場吸引力。EMIB 技術允許晶片設計人員彈性利用2D、2.5D以及3D的構建模組，在系統層面全面優化晶片的生產成本、功耗表現與數據傳輸頻寬。

與需要覆蓋整張晶片的傳統全尺寸矽中介層不同，EMIB 是一種直接嵌入印刷電路板或載板內部的局部矽橋技術，能在完全免除全尺寸中介層所帶來的巨額材料成本與晶片面積懲罰之餘，提供極高密度的局部晶片間路由連接。

為了滿足不同應用情境的運算需求，英特爾針對 EMIB 技術延伸出多種矽橋變體方案。

例如內建金屬—絕緣體—金屬電容器的 EMIB-M，以及整合矽通孔（TSV）技術的 EMIB-T。這些不同的矽橋變體能夠提供低成本且高密度的岸線連接，非常適合應用於邏輯晶片與邏輯晶片之間，或是邏輯晶片與高頻寬記憶體（HBM）之間的介面串聯。

值得注意的是，EMIB-T 變體透過導入矽通孔設計，允許專用積體電路（ASIC）直接連接至電源供應層，解決了先進晶片封裝在電力傳輸上的瓶頸，進而在單個封裝架構上成功支援多千瓦（Multi-kilowatt）等級的超大功率運算解決方案。

成本砍半效益驚人，博通與Meta評估轉單英特爾以分散風險

雖然 EMIB-T 技術展現出卓越的電力與傳輸效能，但該技術目前仍在進一步的驗證階段。

根據製造印刷電路板與矽基板的台灣載板大廠欣興電子（Unimicron）透露的供應鏈進度，英特爾的 EMIB-T 技術預計要到2027年才會正式進入大規模商業化量產階段。現階段英特爾則將營運重點放在為現有客戶加速量產常規的 EMIB 以及 3D 堆疊 Foveros 封裝技術，藉此逐步鞏固晶圓代工與封裝服務的信任度。

儘管距離 EMIB-T 完全量產尚有一段時間，但業界消息指出，包括博通與 Meta 在內的多家專用積體電路設計廠商，已經開始認真考慮將部分先進封裝訂單從台積電 CoWoS 轉向英特爾的 EMIB 家族方案。

據產業評估，根據是否需要昂貴的全尺寸矽中介層來計算，EMIB-T 與台積電同類封裝技術之間的價格差距最高可達百分之五十。對於動輒投入數十億美元開發超大型 AI 伺服器晶片的科技巨頭而言，這項大幅降價意味著能省下高昂的封裝費用，並將節省下來的龐大資金重新投入到晶片設計或後續產能擴充等重點生產領域，同時亦能減少對單一封裝供應商的過度依賴。

先進封裝雙雄爭霸戰全面升溫

英特爾積極以更具價格競爭力的先進封裝方案搶攻市場，剛好切中台積電在頂尖封裝製程上遇到的技術挑戰。

有報導指出，台積電在處理輝達（Nvidia）下一代Vera Rubin架構晶片時，其採用有機基板與局部矽橋構成的 CoWoS-L 封裝設計正面臨嚴峻的翹曲（Warping）瓶頸。台積電原本規劃在頂級的「魯賓 Ultra」（Rubin Ultra）架構中採用四顆運算晶片組合的龐大設計，但由於基板尺寸過大，在加工過程中出現向多個方向彎曲的現象，導致頂層的運算晶片無法與底層基板實現完全穩定的物理接觸，對良率帶來不小的考驗。

這一技術陣痛期無疑給了英特爾大舉展示 EMIB 家族價值的絕佳窗口。隨著英特爾 EMIB-T 量產時程定錨於2027年，加上台積電持續針對 CoWoS 進行結構改善與技術升級，全球半導體雙雄在先進封裝領域的對決已不可避免，而晶片設計客戶在封裝技術選擇上也將擁有更高的彈性與自主權。